TSMC desenvolve nova arquitetura de memória integrada diretamente no chip para superar limites da SRAM

Quando surgiram os primeiros relatos na indústria de que a TSMC estaria preparando sua entrada no mercado de 3D DRAM, a gigante taiwanesa tratou de esfriar a euforia com uma nota oficial cuidadosamente calculada. No entanto, uma análise técnica detalhada da resposta da companhia — somada às pesquisas já apresentadas pela própria fundição — revela que a fabricante está, na verdade, desenvolvendo uma solução de memória BEOL (Back-End-Of-Line) capaz de aproveitar a área física do próprio processador e potencialmente aposentar a tradicional memória SRAM.

A negativa evasiva da TSMC sobre 3D DRAM

Questionada pelo portal Tom’s Hardware sobre os rumores de que estaria desenvolvendo chips de memória 3D DRAM, a TSMC emitiu um comunicado curto reafirmando sua vocação como fundição pura de chips lógicos:

“Observe que a TSMC se concentra em nosso negócio principal em todos os momentos, que é a fundição dedicada de circuitos integrados. Nossa missão é ser a provedora confiável de tecnologia e capacidade para a indústria global de circuitos integrados lógicos nos próximos anos.” — Comunicado oficial da TSMC

Como observaram analistas do setor, a declaração sequer menciona a sigla DRAM. O motivo para a escolha cirúrgica de palavras é que a TSMC não pretende fabricar módulos separados de memória DRAM para competir com Samsung, SK Hynix ou Micron, mas sim embutir matrizes densas de memória diretamente nas camadas superiores de interconexão (BEOL) dos próprios processadores que já fabrica.

Como funciona a memória BEOL 1T1C com semicondutores de óxido amorfo

Durante o Simpósio de Tecnologia e Circuitos VLSI, a TSMC demonstrou uma arquitetura inédita de memória baseada em células 1T1C (um transistor e um capacitor, estrutura típica de DRAM) construídas com Semicondutores de Óxido Amorfo (AOS).

Enquanto uma célula tradicional de SRAM exige 6 transistores por bit e ocupa um espaço precioso e caríssimo na base de silício do processador, a abordagem BEOL da TSMC empilha células 1T1C verticalmente nas camadas metálicas de interconexão, utilizando um processo de baixa temperatura (abaixo de 400 °C) para não danificar os circuitos lógicos inferiores. Nos testes de laboratório divulgados pela fundição, o chip protótipo alcançou marcas expressivas:

• Tensão de operação reduzida: apenas 0,75 V, com corrente de fuga praticamente nula (ultra-low off-current);
• Tempo de ciclo de leitura e escrita aleatória: inferior a 8 nanossegundos;
• Retenção de dados: superior a 128 milissegundos;
• Durabilidade comprovada: acima de $10^{14}$ ciclos de gravação.

A vantagem de usar a área gigante do processador

O especialista em semicondutores Dr. Frederick Chen destacou que o grande trunfo da memória BEOL da TSMC reside na geometria física dos chips modernos de inteligência artificial e alto desempenho:

“A questão sobre a memória BEOL é que eles agora podem usar a área física maior do die do processador, em vez do die geralmente muito menor da DRAM. Pode ser mais de 10 vezes maior. Portanto, eles não precisarão de tantas camadas quanto a 3D DRAM monolítica independente.” — Dr. Frederick Chen, especialista em semicondutores

Na prática, ao espalhar a memória pelas camadas de interconexão de um processador grande — que pode ter mais de 10 vezes a área de um chip DRAM convencional —, a TSMC consegue entregar altíssima capacidade e largura de banda diretamente sobre os núcleos de computação sem precisar empilhar dezenas de camadas verticais complexas.